

Procesador: Problemas

Ejercicio 1

Determine el mínimo tiempo del ciclo de reloj del computador, para cada una de las siguientes posibilidades de su Unidad de Control:

a) cableada.

Una UC cableada dura tanto como la mayor duración de la operación elemental más larga, en este caso, el periodo mínimo es de 25 ut.

b) microprogramada.

$T_{min} =$ Tiempo lectura de registro + Tiempo de acceso a MC + Tiempo de escritura en el registro de control + tiempo de lectura en el RC + Tiempo operación más larga + Tiempo de lect. del RE + Tiempo de secuenciador + Tiempo de escritura de registro de μ dir =
(1+20+1+1+25+1+6+1)ut = 56 ut.

Ejercicio 2

Sea un computador con Unidad de Control μ programada cuyo tiempo de ciclo es de 10 ut. La memoria es asíncrona y activa una señal READY cuando acaba el acceso que se le ha solicitado. Microprograme a nivel RT la instrucción de una palabra POP [--.Ri], indicando qué microinstrucciones pertenecen a cada una de las fases de ejecución de la instrucción incluyendo el fetch. Suponga que el puntero de pila crece en direcciones decrecientes de memoria y apunta al primer hueco en pila. Indique el tiempo medio de ejecución de dicha instrucción, suponiendo que el número medio de ciclos necesario para cada acceso a memoria es de 3 ciclos.

POP [--.Ri] \rightarrow Extraer de la pila el último valor de la misma a la dirección del registro Ri predecrementándolo. Es decir, si Ri=3 se lleva a la dirección 2.

Fetch


f1:	AR \leftarrow PC	
f2:	DR \leftarrow M(AR)	} 3 ciclos
	si no READY μ salto a f2	
f3:	IR \leftarrow DR	
f4:	PC \leftarrow PC++	
	μ salto a C.O.	

Fase de ejecución

e1:	SP \leftarrow SP++ ; Incremento el puntero de pila
e2:	AR \leftarrow SP


```
e6:  M(AR) ← DR
      si no READY μsalto a e6 } 3 ciclos
e7:  μsalto a fetch
```

Ejercicio 9



Se recomienda leer el ejercicio con atención, lentamente, reconociendo cada aspecto importante.

1. Realice, a nivel RT, el microprograma de la instrucción de dos palabras `ADD INT .R1, .R2, /Dir` cuyo formato se muestra en la figura 2:



Como siempre primero efectuamos el Fetch

f1: $AR \leftarrow PC$
 f2: $AR \leftarrow M(AR)$
 si WAIT μ salto a f2
 f3: $R1 \leftarrow AR$
 f4: $PC \leftarrow PC + 1$
 μ salto a C.O.
 5: $TMP2 \leftarrow R1$
 6: $TMP1 \leftarrow TMP2 + R2$
 Actualizar R5
 7: Si Z μ salto a 16
 8: $AR \leftarrow PC$
 9: $DR \leftarrow M(AR)$
 si WAIT μ salto a 9
 10: $AR \leftarrow DR$
 11: $DR \leftarrow M(AR)$
 si WAIT μ salto a 11
 12: $R1 \leftarrow DR$
 13: $R2 \leftarrow DR$
 14: $DR \leftarrow TMP1$
 15: $M(AR) \leftarrow DR$
 si WAIT μ salto a 15
 16: $PC \leftarrow Pc + 1$
 μ salto a fetch

2.-
 200 instrucciones
 30 microinstrucciones / μ programa
 144 " para subrutinas

Número mínimo de palabras (μ l's) de la MC

$(200 \text{ instrucciones} \times 30 \mu\text{l} / \mu\text{programa (instrucción)}) + 144 \mu\text{l} = 6144 \mu\text{l} = 6 \text{ K}$

Formato de μ l

Memoria		Registros		Bus		BR		Secuencia.		Condiciones		ALU		μ dirección	
0	4	5	10	11	13	14	19	20	21	22	25	26	34	35	47

<u>Memoria</u>	<u>Registros</u>	<u>BR</u>	<u>Condiciones μsalto</u>
ICM	bit 0	bits 5 a 10	bits 14 a 18
R/W	bit 1	E	bit 19
Carga AR	bit 2		
Carga DR	bits 3, 4		
	<u>Bus</u>	<u>Secuenciamento</u>	<u>ALU</u>
	6 triestados	bits 11 a 13	bits 20, 21
			x
			y
			CY
			OP
			bits 26, 27
			bits 28, 29
			bit 30
			bits 31 a 34

Ejercicio 11

Dados los tiempos

$$t_{\text{lect/escr BR}} = 3 \text{ ns}$$

$$t_{\text{op}} \text{ más lento de la ALU} = 10 \text{ ns}$$

$$t_{\text{tristado}} = 1 \text{ ns}$$

$$t_{\text{lect/escr regs}} = 2 \text{ ns}$$

$$t_{\text{MC}} = 20 \text{ ns}$$

$$t_{\text{sec}} = 3 \text{ ns}$$

¿Cuál es el T_{CK} ?

$$T_{\text{CK}} = t_{\text{op}} \text{ elemental de mayor duración (camino crítico)} + t_{\text{UC}} \mu\text{programada}$$

$$t_{\text{camino crítico}} = t_{\text{BR}} + t_{\text{ALU}} + t_{\text{tristado}} + t_{\text{BR}} = (3 + 10 + 1 + 3) \text{ ns} = 17 \text{ ns}$$

$$t_{\text{UC}} \mu\text{programada} = t_{\text{lect RS}} + t_{\text{sec}} + t_{\text{MC}} = (2 + 3 + 20) = 25 \text{ ns}$$

$$T_{\text{CK}} = (17 + 25) \text{ ns} = 42 \text{ ns}$$

segunda parte

CALL_ADDC .R4, [.R5++], \$ desp

$$R4 \leftarrow R4 + [R5]$$

Si acarreo: desplazamiento desp

subrutina de fetch

1: $AR \leftarrow PC$

2: $DR \leftarrow M(AR)$
Si WAIT μ salto a 2

3: $RI \leftarrow DR$

4: $PC \leftarrow PC + 1$, μ salto a CO

5: $AR \leftarrow R5$

6: $DR \leftarrow M(AR)$
Si WAIT μ salto a 6

7: $TMP2 \leftarrow DR$

8: $R4 \leftarrow TMP2 + R4$
Actualizar RS

9: $R5 \leftarrow R5 + 1$ -----> ¿Si hay una suma por qué no se actualiza el RS? Porque es un incremento de registro y el RS solo se actualiza en las operaciones aritméticas o lógicas de operandos no en decrementos e incrementos de registros.

Si NC μ salto a fetch

10: $AR, SP \leftarrow SP + 1$

11: $DR \leftarrow PC$

12: $M(AR) \leftarrow DR$
Si WAIT μ salto a 12

13: $TMP1 \leftarrow RI(\text{desp})$

14: $PC \leftarrow TMP1 + PC$
 μ salto a fetch.

Ejercicio de examen

Unidad de Control microprogramada con cuatro registros temporales y con un μ contador para μ bucles. La señal de reloj es asíncrona. La Mp es direccionable a nivel de byte. Se quiere dotar a este computador de instrucciones múltiples que operan con operandos vectoriales. Entre ellas está la instrucción de una palabra:

PUSHM #n, [.Ri]

Esta instrucción introduce en pila n palabras apuntadas por el registro Ri cuyo valor no queda modificado tras la instrucción. Sp apunta al último dato introducido en la pila y la pila crece hacia direcciones decrecientes de memoria.

El fetch es como siempre, así que ahora lo obviemos.

```
m1:  TMP1  $\leftarrow$  Ri
       $\mu$ contador  $\leftarrow$  n
m2:  decrementa  $\mu$ contador
      si  $\mu$ contador = 0  $\mu$ salto a fetch.
m3:  AR  $\leftarrow$  TMP1
m4:  DR  $\leftarrow$  M(AR)
      Si no Ready  $\mu$ salto a m4
m5:  AR, SP  $\leftarrow$  SP - 4
m6:  M(AR)  $\leftarrow$  DR
      Si no Ready  $\mu$ salto a m6
m7:  TMP1  $\leftarrow$  TMP1 + 4
      decrementar  $\mu$ contador
      si  $\mu$ contador  $\neq$  0
           ir a m3
m8:   $\mu$ salto a fetch
```